This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

CLIPPEDIMAGE= JP405102403A

PAT-NO: JP405102403A

DOCUMENT-IDENTIFIER: JP 05102403 A

TITLE: METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

PUBN-DATE: April 23, 1993

INVENTOR-INFORMATION:

NAME

URAI, TAKAHIKO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO: JP03260215

APPL-DATE: October 8, 1991

INT-CL (IPC): H01L027/08;H01L021/265;H01L021/316

US-CL-CURRENT: 438/217,438/526,438/FOR.163,438/FOR.442

ABSTRACT:

PURPOSE: To prevent a decrease in channel width, caused by a channel stopper diffusion layer intruding into the channel region in a narrow channel MOS transistor, by making an ion-implanting mask film large enough to cover a gate electrode region on a resist film, and forming an anti-oxidation mask.

CONSTITUTION: An N-well 2 and a silicon nitride 4 film are formed on a P-type silicon substrate 1. Then, an anti-oxidation film is formed by removing the silicon nitride film 4 with a mask of photoresist films 5-1 to 5-3, which are formed after a first photoresist film is applied on the surface and removing it selectively. A second photoresist mask is applied thereon and is removed selectively so that second photoresist masks 6a and 6 (an ion-implantation mask film) are formed. The photoresist film 6a covers the side of the photoresist film 5-1 and the silicon nitride film 4 under the resist film 5-1. Then, a p-type ion implantation layer 7 is formed by implanting boron ions, and the photoresist film is removed and a thermal oxidation step is carried out so that a field oxidation film 8 and a channel stopper 9a are formed.

105

COPYRIGHT: (C)1993,JPO&Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-102403

(43)公開日 平成5年(1993)4月23日


(51)Int.Cl. ⁵ H 0 1 L 27/08 21/265 21/316	3 3 1 B	庁内整理番号 7342-4M	F I			技術表示箇所	
21/316		8617-4M 7342-4M	H01L	21/ 265 21/ 94 審査請求		P A 請求項の数 4(全 5 頁)	
(21)出願番号	特顯平3-260215		(71)出願人		37 7.株式会社	'	
(22)出顧日	平成3年(1991)10月8日			東京都線	地区芝五	丁目7番1号	
			(72)発明者			丁目7番1号日本電気株式	
			(74)代理人	弁理士	内原	蛋	

(54)【発明の名称】 半導体装置の製造方法

(57)【要約】

【構成】窒化シリコン膜3をエッチングするマスクである第1のフォトレジスト膜5-1上に第2のフォトレジスト膜6aを形成し、P型イオン注入層7を形成し、熱処理を行なう。

【効果】フィールド酸化膜9aで区画された狭チャネル MOSトランジスタ形成領域の少なくともチャネル領域 にチャネルストッパが食込みチャネル幅を減少させるの を防止できる。



【特許請求の範囲】

【請求項1】 半導体基板の表面部の一導電型半導体領 域上に、耐酸化性マスク膜を成長させる工程と、前記耐 酸化性マスク膜の上面にフィールド形成用マスク膜を選 択的に形成する工程と、前記フィールド形成用マスク膜 によって前記耐酸化性マスク膜を選択的に除去する工程 と、前記フィールド形成用マスク膜とゲート電極形成予 定領域との重なり部分より大きく、かつこれを内包する イオン注入用マスク膜を選択的に形成する工程と、前記 フィールド形成用マスク膜と前記イオン注入用マスク膜 10 の両方に覆われた領域以外に自己整合的に前記一導電型 半導体領域と同じ型の不純物イオンを注入する工程と、 前記フィールド形成用マスク膜と前記イオン注入用マス ク膜を除去する工程と、前記耐酸化性マスク膜と自己整 合的に熱処理によりフィールド酸化膜を形成する工程と によって、狭チャネルMOSトランジスタ形成領域を区 画することを特徴とする半導体装置の製造方法。

【請求項2】 半導体基板の表面部の一導電型半導体領 域上に、耐酸化性マスク膜を成長させる工程と、前記耐 酸化性マスク膜の上面にフィールド形成用マスク膜を選 20 択的に形成する工程と、前記フィールド形成用マスクに よって前記耐酸化性マスク膜を選択的に除去する工程 と、前記フィールド形成用マスク膜より大きく、かつこ れを内包するイオン注入用マスク膜を選択的に形成する 工程と、前記フィールド形成用マスク膜と前記イオン注 入用マスク膜の両方に覆われた領域以外の自己整合的に 前記一導電型半導体領域と同じ型の不純物イオンを注入 する工程と、前記フィールド形成用マスク膜と前記イオ ン注入用マスク膜を除去する工程と、前記耐酸化性マス ク膜と自己整合的に熱処理によりフィールド酸化膜を形 30 成する工程とによって、狭チャネルMOSトランジスタ 形成領域を区画することを特徴とする半導体装置の製造 方法。

【請求項3】 前記一導電型はP型である請求項1また は2記載の半導体装置の製造方法。

【請求項4】 前記耐酸化性マスク膜は窒化シリコン膜 であり、前記フィールド形成用マスク膜と前記イオン注 **入用マスク膜はレジスト膜である請求項1または2記載** の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 関し、特にイオン注入によるチャネルストッパの形成方 法に関する。

[0002]

【従来の技術】ここ数年、半導体装置は大容量化・高密 度化に伴なう微細化が進むと共に、高機能化・多様化も 目立つ状況となって来ている。この両方を考えてみる と、MOSトランジスタの製造という面からは、前者は チャネル長縮小・後者は、例えば、様々な機能を実現す 50 成した場合、チャネル幅が小さい事と、チャネルストッ

るためのいろいろなタイプのトランジスタの実現という ように言い換えられるかもしれない。

【0003】その多種・多様なMOSトランジスタのう ちの1つにチャネル幅の小さいトランジスタ(狭チャネ ルトランジスタ)があるが、今までは、普通のMOSト ランジスタと変わらない製造方法で作られて来た。これ について、素子分離用酸化膜(フィールド酸化膜)とチ ャネルストッパ形成に焦点をあててnMOSの製造方法 について説明する。

【0004】まず、図4(a)に示すように、例えばP 型シリコン基板1にNウェル2を形成したのち、素子分 離絶縁膜を形成するため窒化シリコン膜(耐酸化性膜) 4を形成し、第1のフォトレジスト膜5を塗布し、素子 分離対応のマスクで露光を行なう、このとき、素子分離 絶縁膜を形成すべき部分のフォトレジスト膜は除去さ れ、続いてフォトレジスト膜5-1,5-2,5-3を マスクとするプラズマエッチにより、窒化シリコン膜3 を除去して耐酸化性マスクを形成する。次に、図4

(b) に示すように、第2のフォトレジスト膜6を塗布 し、チャンネルストッパ対応のマスクで露光し、Nウェ ル2とその近傍上にのみ第2のフォトレジスト膜6を残 す。ここで、第1,第2のフォトレジスト膜5,6をマ スクとしてP型不純物をイオン注入し、P型イオン注入 層7を形成する。次に、図4(c),図5に示すよう に、第1,第2のフォトレジスト膜5,6を除去したの ち熱酸化を行ないフィールド酸化膜8(素子分離絶縁 膜)を選択的に形成する。次いで、窒化シリコン膜4を 除去する。

【0005】このようにしてフィールド酸化膜8で区画 されたpMOSトランジスタ形成領域10,nMOSト ランジスタ形成領域11,狭チャネルMOSトランジス タ形成領域が得られる。なお、同時に、P+ 型のチャネ ルストッパ9は、フィールド酸化膜8の下ほぼ全面に形 成されることになる。以上はLOCOS法の場合につい て説明したが、LOPOS法の場合は、窒化シリコンの 下に多結晶シリコン膜を成長させる工程が追加されるの みで他は変わらない。

【0006】図5は図4(c)に対応する平面図であ る。ただし、参考のため狭チャネルnMOSトランジス 40 夕部にのみゲート電極13を一点鎖線で示してある。ま たチャネルストッパには平行斜線を附した。

【0007】フィールド酸化膜8とチャネルストッパ9 はほぼ同形になるとはいえ、イオン注入条件や熱酸化条 件によっては、図示のように、チャネルストッパ9がn MOSトランジスタ形成領域11,12内へ食込んで形 成されることになる。

[0008]

【発明が解決しようとする課題】ところが、この従来の 半導体装置の製造方法で、狭チャネルトランジスタを作

パが様々な要因によって広がり得る事を考えると、実効 のチャネル幅が減少し、最悪の場合には、ほぼなくなっ てしまう恐れがある。最も簡単な解決方法は狭チャネル MOSトランジスタ形成領域の幅を大きくする事であ る。その場合に、チャネルストッパによるチャネル幅の 減少を予め見込んでその分だけ狭チャネルMOSトラン ジスタ形成領域の幅を大きくする方法と、前述のチャネ ル幅の減少が問題にならない程度のチャネル幅のトラン ジスタを設計する方法とが考えられよう。しかし、前者 の方法は工程上のばらつきにより狭チャネルトランジス 10 タの特性がばらつくし、後者の方法では、狭チャネルト ランジスタの占有面積が増大してしまう。

[0009]

【課題を解決するための手段】本発明の半導体装置の製 造方法は、半導体基板の表面部の一導電型半導体領域上 に、耐酸化性マスク膜を成長させる工程と、前記耐酸化 性マスク膜の上面にフィールド形成用マスク膜を選択的 に形成する工程と、前記フィールド形成用マスクによっ て前記耐酸化性マスク膜を選択的に除去する工程と、前 記フィールド形成用マスク膜とゲート電極形成予定領域 20 できる。 との重なり部分より大きく、かつこれを内包するイオン 注入用マスク膜を選択的に形成する工程と、前記フィー ルド形成用マスク膜と前記イオン注入用マスク膜の両方 に覆われた領域以外に自己整合的に前記一導電型半導体 領域と同じ型の不純物イオンを注入する工程と、前記フ ィールド形成用マスク膜と前記イオン注入用マスク膜を 除去する工程と、前記耐酸化性マスク膜と自己整合的に 熱処理によりフィールド酸化膜を形成する工程とによっ て、狭チャネルMOSトランジスタ形成領域を区画する というものである。

[0010]

【実施例】次に本発明の実施例について図面を参照して 説明する。

【0011】図1(a)~(c)は本発明の一実施例の 説明に使用する工程順断面図である。また図2は図1 (c) に対応する平面図であるが、参考のため、狭チャ ネルnMOSトランジスタ形成領域部のみに第2のフォ トレシスト膜6aとゲート電極13の位置をそれぞれ1 点鎖線および2点鎖線で示してある。

【0012】図1 (a)は図4 (a)と同じであり、第 40 防止できる。 1のフォトレジスト膜5-1,5-2,5-3(フィー ルド形成用マスク膜)を形成するまでの工程は前述の通 りである。

【0013】次に、図1(b)に示すように、第2のフ ォトレジスト膜を塗布し、露光し、現像することによ て、第1のフォトレジスト膜5-1,5-3上に第2の フォトレジスト膜6a,6(イオン注入用マスク膜)と して残す。第1のフォトレジスト膜5-1は狭チャネル nMOSトランジスタ形成領域(図2の12)を形成す るためのエッチングマスクであるが、平面形状は長方形 50 1

である。第2のフォトレジスト膜6a(イオン注入用マ スク膜) はこの長方形の両端部を除き、第1のフォトレ ジスト膜5-1とその下の窒化シリコン膜4の側面を覆 っている。次に、ボロンを注入してP型イオン注入層7 を形成し、第1,第2のフォトレジスト膜を除去し、熱 酸化を行うと図1(c),図2に示すようにフィールド 酸化膜8、チャネルストッパ9aが形成され、pMOS トランジスタ形成領域10、nMOSトランジスタ形成 領域11,狭チャネルnMOSトランジスタ形成領域1 2が区画される。

【0014】その後、ゲート電極13(10,11の部 分では簡単のため図示していない)を形成するが、ゲー ト電極13下の狭チャネル n MOSトランジスタ形成領 域12(チャネル領域)から一定寸法離れてチャネルス トッパ9aが存在するよう、第2のフォトレジスト膜6 aの寸法、形状を定めるのである。第2のフォトレジス ト膜6 a形成時の目合せずれや熱処理によるばらつきを 考慮して第2のフォトレジスト膜6aの寸法を設計する ことにより、チャネルストッパ9 aが食込むことは防止

【0015】このように、本発明によれば、何ら特別の 工程を追加することなく、ばらつきの少ない狭チャネル MOSトランジスタを占有面積の増大を伴なわずに形成 できる。

【0016】なお、この実施例では、チャネル領域の外 側にチャネルストッパを形成したが、図3に示すように 狭チャネルMOSトランジスタ形成領域12の外側にチ ャネルストッパ9bを形成してもよい。すなわち、フィ ールド形成用マスク膜より大きく、かつこれを内包する 30 イオン注入用マスク膜を形成すればよい。

[0017]

【発明の効果】以上説明したように本発明は、耐酸化性 マスク形成用のレジスト膜上にこれとゲート電極成形予 定領域との重なり部分より大きく、かつこれを内包する イオン注入用マスク膜を形成してイオン注入を行なうこ とにより、少なくとも狭チャネルMOSトランジスタの チャネル領域の外側にチャネルストッパを形成すること ができるので、チャネルストッパの拡散層の食込みによ る狭チャネルMOSトランジスタのチャネル幅の減少を

【図面の簡単な説明】

- 【図1】本発明の一実施例の説明に使用するため(a) ~(c)に分図して示す工程順断面図である。
- 【図2】図1 (c)に対応する平面図である。
- 【図3】一実施例の変形を示す平面図である。
- 【図4】従来の技術の説明に使用するため(a)~
- (c)に分図して示す工程順断面図である。
- 【図5】図4 (c)に対応する平面図である。

【符号の説明】

P型シリコン基板

(4)

特開平5-102403

2 Nウェル3 酸化シリコン膜

4 窒化シリコン膜

5-1,5-2,5-3 第1のフォトレジスト膜

6,6a 第2のフォロレジスト膜

7 P型イオン注入層

8 フィールド酸化膜

9, 9a, 9b チャネルストッパ

10 pMOSトランジスタ形成領域


11 пМОSトランジスタ形成領域


12 狭チャネルnMOSトランジスタ形成領域

13 ゲート電極


【図1】

【図3】






【図2】



[図4]



【図5】

